



PRIMA PARTE

COMPLEMENTO A 1

I NUMERI POSITIVI SI RAPPRESENTANO CON IL SISTEMA POSIZIONALE

PER CAMBIARE DI SEGNO SI COMPLEMENTA

I POSITIVI INIZIANO PER 0 I NEGATIVI PER 1

CON m BIT: $[-2^{m-1} + 1, +2^{m-1} - 1]$

DOPPIA RAPPRESENTAZIONE DELLO 0

COMPLEMENTO A 2

I POSITIVI HANNO LA STESSA RAPPRESENTAZIONE CHE IN COMPLEMENTO A 1

I NEGATIVI SI OTTENGONO SOMMANDO 1 ALLA LORO RAPPRESENTAZIONE IN COMPLEMENTO A 1

INTERVALLO CON m BIT: $[-2^{m-1}, +2^{m-1} - 1]$

UNA SOLA RAPPRESENTAZIONE DELLO 0 (0000)

NUOVE ADDIZIONI

SI IGNORA IL TRABOCCO, SE DUE OPERANDI HANNO SEGNO OPPOSTO IL RISULTATO È SEMPRE CORRETTO

SE HANNO SEGNO UGUALE MA RISULTATO DIVERSO C'È UN ERRORE

NUOVE SOTTRAZIONI

SI COMPLEMENTA IL SOTTRAENDO E SI SOMMA

NUOVE MOLTIPLICAZIONI

SI FANNO TRE VALORI ASSOLUTI E AUA FINE SE NECESSARIO SI COMPLEMENTA.

ES.

$m = 4$ BIT INTERVALLO $[-7, +7]$

$5 = 0101$

$-5 = 1010$

ES.

$m = 4$ BIT INTERVALLO $[-8, +7]$

$5 = 0101$

$-5 = 1011$

PER INTERPRETARE

SE POSITIVO CON SISTEMA POSIZIONALE

SE NEGATIVO SI COMPLEMENTA E POI SI INTERPRETA

CON IL SISTEMA POSIZIONALE AGGIUNGENDO IL -

Eccesso 2^{m-1}

I numeri vengono rappresentati come somma fra il numero dato

e una potenza di 2, detta eccesso

con m bit l'eccesso è tipicamente 2^{m-1}

intervallo come cp2 $[-2^{m-1}, +2^{m-1}-1]$

i positivi iniziano per 1, i negativi per 0

rappresentazione unica dello 0

Rappresentazioni

Dato un numero m (positivo o negativo) determinare il numero minimo di cifre $n_{\min}$ necessarie

determinare l'eccesso corrispondente

sommare m all'eccesso e rappresentare il numero ottenuto

Interpretazione

si interpreta con il sistema posizionale e poi si toglie l'eccesso

Notazione in base 16

- Per i numerali esadecimali occorrono 16 cifre $\{0,1,\dots,9,A,B,C,D,E,F\}$
- Conversione esadecimale-binario:
 - Si fa corrispondere a ciascuna cifra esadecimale il gruppo di 4 bit che ne rappresenta il valore.
- Conversione binario-esadecimale:
 - Partendo da destra si fa corrispondere a ciascun gruppo di 4 o meno cifre binarie la cifra esadecimale che ne rappresenta il valore

[ES]

F	5	7	A	3	1
1111	0101	0111	1010	0011	0001

es.

-3 -3+8=5 0101

+4 +4+8=12 1100

$m=4$ bit eccesso 8, intervallo $[-8,+7]$

[ES] rappresentare $(-347)_{10}$ in eccesso 2^{n-1}

- $2^8 = 256 < 347 < 512 = 2^9$
- intervallo con n bit: $[-2^{n-1}, +2^{n-1}-1]$
- pertanto $n_{\min} = 10$, eccesso $2^9 = 512$
- $-347 + 512 = 165$
- $165 = 128 + 32 + 4 + 1$
- $(-347)_{10}$ in eccesso 2^9 è:

512	256	128	64	32	16	8	4	2	1
0	0	1	0	1	0	0	1	0	1

NOTAZIONE IN VIRGOLA MOBILE

NUMERI REALI RAPPRESENTATI TRAMITE UNA COPPIA DI NUMERI $\langle m, e \rangle$

$$m = m \cdot b^e$$

m : MANTISSA (NORMALIZZATA TRA DUE POTENZE SUCCESSIVE DELLA BASE)

$$b^{i-1} \leq |m| < b^i$$

e : ESPONENTE INTERO CON SEGNO

STANDARD IEEE 754

- Semplice precisione a 32 bit: (float)

1	8	23
sign	exp	mantissa

- Doppia precisione a 64 bit: (double)

1	11	52
sign	exp	mantissa

Esempio in base 10

- Numerali a 5 cifre + .XXX + EE
- Mantissa: 3 cifre con segno
- Esponente: 2 cifre con segno

DUE CIFRE PER RAPPRESENTARE L'ESPONENTE

$$0.1 \leq |m| < 1$$

$$-99 \leq e \leq +99$$

→ ESPONENTE ECCESSO 127 [-127, 127]

GLI ESTREMI NON SI USANO! QUINDI:

$$-126 \leq e \leq 127$$

MANTISSA RAPPRESENTATA SOLO LA PARTE POSIZIONALE

$$1 \leq m < 2$$

ALCUNE CONFIGURAZIONI DELL'ESPONENTE SONO RISERVATE (TUTTI O E TUTTI I)

- Più grande normalizzato $\sim 2^{128}$:

$$\begin{array}{l} X \quad 11111110 \quad 111111111111111111111111 \\ +/- \quad 2^{127} \quad (1.11...1)_2 \approx \sim 2 \\ \downarrow \text{SEGNO} \quad \downarrow \text{MANTISSA QUANTITÀ TRA } 1 \text{ E } 2 \end{array}$$

- Più piccolo normalizzato 2^{-126} :

$$\begin{array}{l} X \quad 00000001 \quad 000000000000000000000000 \\ +/- \quad 2^{-126} \quad (1.00...0)_2 = 1 \end{array}$$

- Più grande denormalizzato $\sim 2^{-126}$:

$$\begin{array}{l} X \quad 00000000 \quad 111111111111111111111111 \\ +/- \quad 2^{-126} \quad (0.11...1)_2 \approx \sim 1 \end{array}$$

- Più piccolo denormalizzato 2^{-149} :

$$\begin{array}{l} X \quad 00000000 \quad 000000000000000000000001 \\ +/- \quad 2^{-126} \quad (0.00...1)_2 = 2^{-23} \end{array}$$

ADDIZIONI IN VIRGOLA MOBILE

- Per addizione e sottrazione occorre scalare le mantisse per eguagliare gli esponenti

ES

$$n_1 + n_2$$

n_1 : 0 10011001 00010111011100101100111

n_2 : 0 10101010 11001100111000111000100

- $e_1 = (26)_{10}$, $e_2 = (43)_{10}$: occorre scalare n_1 di 17 posti

n'_1 : 0 10101010 00000000000000001000101 +

n_2 : 0 10101010 11001100111000111000100

0 10101010 11001100111001000001001

- Notare che l'addendo più piccolo perde cifre significative

MOLTIPLICAZIONI IN VIRGOLA MOBILE

- Si moltiplicano le mantisse e si sommano algebricamente gli esponenti
- Se necessario si scala la mantissa per normalizzarla e si riaggiusta l'esponente

ES

$$n_3 = n_1 \times n_2$$

n_1 : 0 10011001 10010111011100101100111

n_2 : 1 10101010 100000000000000000000000

$$e_1 = (26)_{10}, e_2 = (43)_{10}$$

$$e_1 + e_2 = (69)_{10} = 11000100$$

$$m_1 \times m_2 = 10.011000110010101110110101$$

- si scala la mantissa di un posto

- si aumenta di 1 l'esponente

n_3 : 1 11000101 00110001100101011101101

ERRORE ASSOLUTO E RELATIVO

• **Errore assoluto:** $e_A = n - n'$

• **Errore relativo:** $e_R = e_A / n \approx (n - n') / n$

• Se la mantissa è normalizzata l'errore relativo massimo è costante su tutto l'intervallo rappresentato ed è pari ad un'unità sull'ultima cifra rappresentata

ES 10 cifre frazionarie: $e_R = 2^{-10}$

• Nelle notazioni non normalizzate l'errore relativo massimo non è costante

Meccanismi di rilevazione e correzione di errore dei codici binari

Codici a correzione di errore

I codici a correzione di errore sono delle tecniche per garantire maggiore affidabilità nella registrazione/trasmissione di informazioni binarie. Recupero degli errori hardware tramite codifiche ridondanti.

Codifiche con $n = m + r$ bit

- n bit complessivi codifica
- m bit dati
- r check bit (ridondanti)

ES

Codice con $n=10, m=2, r=8$

0000000000
0000011111
1111100000
1111111111

} $2^m = 4$ codifiche valide (su 2^{10})

Si utilizza solo un sottoinsieme (2^m) delle codifiche (dette valide)

Distanza di Hamming

Distanza di Hamming tra due codifiche: numero di bit diversi.

NON PUO' ESSERE MAGGIORE DI m

Distanza di Hamming di un codice: h = distanza di Hamming minima tra due codifiche valide del codice

ES

0000000000
0000011111
1111100000
1111111111

} Distanza di Hamming del codice $h=5$

ES

Codice con $n=10, m=2, r=8$

0000000000
0000011111
1111100000
1111111111

} Distanza di Hamming = 5

$h=5=k+1 \Rightarrow$ E' possibile rilevare errori quadrupli
0000011111 $\rightarrow$ 1111011111
1111011111 viene riconosciuto come errato

$h=5=2k+1 \Rightarrow$ E' possibile correggere errori doppi
0000011111 $\rightarrow$ 1100011111
1100011111 viene corretto in 0000011111

Per **rilevare** k errori occorre che sia: almeno $h = k + 1$ ovvero $k \leq h - 1$;

Per **correggere** k errori occorre che sia: almeno $h = 2k + 1$ ovvero $k \leq (h - 1) / 2$;

Rilevazione di errore singolo (controllo di parità)

Basta aggiungere un solo check bit $r=1, n=m+1$;

Bit di parità: scelto in modo che il numero complessivo di 1 nella codifica sia sempre

Pari (o dispari)

Questo codice ha distanza $h=2$;

ES. 11011010 bit di parità:1 $\rightarrow$ 110110101 OK

Correzione di errore singolo

01100101 bit di parità:0 $\rightarrow$ 011011010 Error

n codifiche errate a distanza 1 da ciascuna delle valide

Ogni codifica valida ne richiede in tutto $n+1$;

▪ Se ogni codifica valida ne richiede $n+1$ deve essere:

$$(n+1) 2^m \leq 2^n \text{ cioè } (m+r+1) \leq 2^r$$

ES

La codifica:

0000

Richiede le codifiche errate:

1000

0100

0010

0001

Architetture CISC e RISC

Architetture RISC (Reduced Instruction Set Computer): Esecuzione diretta, repertorio ristretto, istruzioni prevalentemente su registri, una istruzione per ciclo di macchina.

Le istruzioni possono venire eseguite direttamente dai circuiti hardware. Infatti in un architettura RISC non è possibile modificare il linguaggio macchina senza modificare l'hardware del microprocessore.

Architetture CISC (Complex Instruction Set Computer): Interpretazione tramite microprogramma, repertorio esteso, istruzioni anche su memoria, molti cicli di macchina per istruzione

Un programmatore non può programmare a livello delle microistruzioni. L'hardware può eseguire solo alcune operazioni elementari molto semplici dette microistruzioni. Ciascuna istruzione è scomposta in una successione di microistruzioni poi eseguite dall'hardware. Le istruzioni macchina, in un'architettura CISC, indirizzano una memoria già contenente tutte le microistruzioni eseguibili dall'hardware, le quali generano i segnali di controllo necessari alla loro esecuzione. In un'architettura CISC vi è quindi un livello di

Microprogrammazione (Non presente in un'architettura RISC), in cui ciascuna istruzione viene scomposta in una sequenza di microistruzioni. L'unità di controllo della CPU esegue un microprogramma per effettuare l'interpretazione delle istruzioni macchina. In linea di principio, un linguaggio macchina per un microprocessore con architettura RISC può essere implementato anche su un'architettura CISC. Ogni istruzione macchina, in un'architettura CISC, viene tradotta in una sequenza di microistruzioni, e ogni microistruzione richiede almeno un ciclo di clock per essere eseguita.

Pipeline: parallelismo a livello di istruzioni

Una istruzione completata per ogni ciclo

Latenza: tempo per eseguire una istruzione

Ampiezza di banda: numero di istruzioni completate per unità di tempo misurata in MIPS, GFLOPS o TFLOPS (10^9 o 10^{12} istruzioni in virgola mobile al secondo) con:

Velocità di clock: T nsec (periodo del segnale di clock)

Numero di stadi: n

Abbiamo:

Latenza = nT (se chiede il tempo in nanosecondi $1/nT$)

Di conseguenza se la frequenza del clock diminuisce, aumenta il tempo di esecuzione di una istruzione.

Ampiezza di banda = 1 istr. Ogni T nsec, ovvero: $10^9/T$ istr. ogni sec., ovvero: $1000/T$ MIPS

Risposta
3.2 ns.
Poiché la CPU ha 8 stadi di pipeline, allora una singola istruzione richiede 8 cicli di clock.
Poiché il clock ha una frequenza di 2.5 GHz, allora un periodo di clock è pari a
$$\frac{1}{2.5 \cdot 10^9} = \frac{1}{2.5 \cdot 10^9} \cdot \frac{10^9}{10^9} = \frac{10^0}{25} \cdot 10^{-9} = 4 \cdot 10^{-10} = 0.4 \text{ ns}$$

Pertanto, il tempo di esecuzione di una singola istruzione macchina è pari a
$$8 \cdot 0.4 = 3.2 \text{ ns}$$

2500 MIPS.

Poché una istruzione macchina viene completata, a regime, in 0.4 ns, allora l'ampiezza di banda è pari a

$$\frac{1}{0.4 \cdot 10^{-9}} = \frac{1}{0.4 \cdot 10^{-9}} \cdot \frac{10^4}{10^4} = \frac{10^4}{4} \cdot 10^6 = 2500 \text{ MIPS}$$

↳ TIPO $1/\text{msec}$

Il numero di stadi non influenza l'ampiezza di banda.

Se serve il tempo di esecuzione di un programma macchina si capisce prima quanto ci mette un'istruzione macchina a essere eseguita quindi attraversando tot cicli di clock e poi si somma il tempo delle istruzioni

restanti che però intanto hanno già attraversato la pipeline. → LATENZA + TEMPO DI ESECUZIONE DI UNA SINGOLA ISTR. X NUM. ISTR.

Se si aggiungono pipeline identiche la latenza non si dimezza ma raddoppia la banda.

Cache Hit Ratio

Se una parola viene letta k volte di seguito, k-1 volte sarà trovata in cache.

Cache Hit Ratio: $H=(k-1)/k$

Tempo medio di accesso a memoria:

m: tempo di accesso della memoria

c: tempo di accesso della cache

$A = c + (1 - H) m$

Per ogni cache miss un intero blocco è spostato in cache.

Se chiede il tempo necessario al x accesso a una variabile basta ricordarsi che solo al primo accesso in cache viene generato un cache miss, negli accessi successivi basta considerare solamente il tempo di accesso alla

cache dato che il contenuto della variabile è stato spostato in una slot di cache. ↳ TIPO PRIMA VOLTA CI METTE DI PIÙ (MAGARI IL DATO VA PRESERVATO IN MEMORIA) POI SOLO TEMPO DI ACCESSO ALLA CACHE

Il tempo necessario al primo accesso a una variabile del programma è sempre la somma tra il tempo di accesso in memoria e il tempo di accesso alla cache.

↳ PRIMO ACC: MEM + CACHE
ALTRI ACC: SOLO CACHE

Dischi RAID

I dischi RAID nascono per migliorare le prestazioni dei dischi. Le caratteristiche sono: dividere i dati su più dischi, parallelizzare l'accesso, aumentare il data rate, introdurre una resistenza ai guasti.

Data striping: dati consecutivi nello stesso file vengono "affettati" e disposti su dischi diversi, dai quali possono essere letti (e scritti) in parallelo.

Raid level 0: Su n dischi si può guadagnare un fattore n sia in lettura che in scrittura, non c'è ridondanza: non è un vero RAID




Raid level 1: Ciascun disco è duplicato



↳ SE CHIEDE IL NUMERO DI STRIP PRESENTI IN UN DISCO FACCIAMO
NUM DI BYTE TOTALI ES. 1TB = 2^{40}
DIVISO
NUM DI BYTE PER UNO STRIP: ES 512KB:
E POI IL RISULTATO LO DIVIDIAMO $2^8 \cdot 2^{10}$
PER IL NUM. DI DISCHI


Raid level 2: Striping a livello di word o di Byte, registrazione ad 1 bit per ogni disco



Raid level 3: Versione semplificata di RAID 2, RAID 2 e RAID 3 offrono un'eccellente data rate ma permettono di gestire solo una operazione su disco per volta perché ciascuna operazione coinvolge tutti i dischi. Il bit di parità, sapendo quale drive è rotto, consente la correzione.



Raid level 4 e 5: Striping a livello di blocco, RAID 4: la strip nell'ultimo disco contiene i bit di parità dell'insieme di bit omologhi di tutte le altre strip, RAID 5: distribuisce le strip di parità



Dispositivi di memoria secondaria

Dischi magnetici: Composti da una serie di dischi di alluminio i quali hanno tracce concentriche divise in settori i quali hanno delle particelle con proprietà magnetiche, i settori contengono dati, un preambolo e un ECC (Error-Correcting-Code). Riconosciamo il burst rate: velocità da quando la testina è sopra il primo bit e il Sustained rate: velocità di trasferimento in un certo intervallo. Per cilindro si intende l'insieme di tracce sulla stessa verticale, Tempo di seek: spostamento delle testine sul cilindro desiderato, Tempo di latency: spostamento sul settore desiderato, Tempo di accesso: somma dei due tempi. La gestione dei dati è fatta da controllori di disco i quali possono gestire autonomamente i trasferimenti di dati con la memoria principale.

Unità a stato solido: basati sul fenomeno "Hot-carrier injection" dei transistor, hanno dei costi maggiori. Per aumentare la velocità di trasferimento lungo i bus di comunicazione con le unità periferiche la tendenza attuale è basata sulla trasmissione seriale.


Circuiti Logici

L'AND si indica con il $\cdot$ (moltiplicazione), l'OR si indica con il $+$ (somma) e il not con un $-$.

Teorema: ogni funzione booleana è algebrica, cioè rappresentabile con un'espressione dell'algebra.

- Prima **Forma Canonica** di funzione a n variabili:
 - Tre variabili booleane A, B, C
 - Funzione di maggioranza M: è vera solo se almeno due delle tre variabili sono vere

$$f = \sum_{j=1..m} \prod_{i=1..n} X_{ij}^*$$



A	X
0	1
1	0

A	B	X
0	0	1
0	1	1
1	0	1
1	1	0

A	B	X
0	0	1
0	1	0
1	0	0
1	1	0

A	B	X
0	0	0
0	1	0
1	0	0
1	1	1

A	B	X
0	0	0
0	1	1
1	0	1
1	1	1


A	B	C	M
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

$$M = \bar{A}BC + A\bar{B}C + AB\bar{C} + ABC$$

OGNI CIRCUITO È REALIZZABILE CON SOLE PORTE NAND O NOR

Porte XOR: OR esclusivo da uscita 1 (vero) quando uno solo degli ingressi (ma non entrambi) vale 1


Multiplexer (circuit)



Con un multiplexer si può calcolare qualsiasi funzione di n variabili. Infatti con n segnali di controllo possiamo fare funzioni booleane con n variabili. Un multiplexer si può utilizzare anche per effettuare conversioni parallelo/serie di segnali digitali


SEQUENZIALE MEMORIZZAZIONE IN MEMORIA
COMBINATORIO

Decodificatore




- Circuito a n ingressi e 2^n uscite
- Una ed una sola delle 2^n uscite assume valore vero in corrispondenza della configurazione di n bit in ingresso

Comparatore



- Compara i bit omologhi di due stringhe
- L'uscita vale 1 se e solo se $A_i = B_i \quad \forall i$
- Se $A_i = B_i$ allora $A_i \text{ XOR } B_i = 0$
- Il NOR da uscita 1 solo quando tutti i suoi ingressi valgono 0

Shifter




- Il segnale C determina il verso dello shift (sinistra/destra)

Può essere utilizzato per fare moltiplicazioni o divisioni per potenze di 2 ma non per fare somme e differenze

Semiaddizionatore (Half Adder)

A	B	Sum	Carry
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1




- Circuito a 2 ingressi e 2 uscite: somma e riporto (carry)
- Non può essere usato per la somma di numerali a più bit, dove occorre sommare anche il riporto della cifra precedente



Addizionatore Completo (Full Adder)

- Circuito a 3 ingressi e 2 uscite
- Riceve il riporto dalla cifra precedente


A	B	Carry in	Sum	Carry out
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1



Nome: GUARDONE IL
Indirizzo: Via Lario
(Galleria - Casa Per Foresta)


$$\begin{array}{cccccccc} & A_7 & B_7 & A_6 & B_6 & A_5 & B_5 & A_4 & B_4 & A_3 & B_3 & A_2 & B_2 & A_1 & B_1 & A_0 & B_0 \end{array}$$


Flip-flop



Domande

Esercizio 1

Si consideri la notazione binaria in virgola mobile a 16 bit VM1 in cui (nell'ordine da sinistra a destra) si usa 1 bit per il segno (0=positivo), 6 bit per l'esponente (rappresentato in eccesso a 32 e nel quale le configurazioni fatte da tutti 0 e da tutti 1 sono riservate) e i rimanenti bit per la parte frazionaria della mantissa. Quando l'esponente è diverso da 0, la mantissa è normalizzata tra 1 e 2. Quando invece vale 0, la mantissa è compresa tra 0 e 1 e si rappresentano numeri denormalizzati, con esponente fisso a -31. Sia n il numero rappresentato in questa notazione dalla stringa esadecimale C7X7 (dove X è la cifra meno significativa del vostro numero di matricola).

- Determinare il più grande numero normalizzato e il più piccolo numero denormalizzato che è possibile rappresentare nella notazione VM1.
- Rappresentare nella notazione VM1 il numero $m = n \times 2^{-40}$ e indicare l'eventuale errore assoluto che si commette.
- Rappresentare n nella notazione in virgola mobile VM2 a 16 bit in cui si usa 1 bit per il segno, 8 bit per l'esponente (rappresentato in eccesso a 128) ed i rimanenti bit per la parte frazionaria della mantissa (compresa tra 1 e 2) e determinare l'eventuale errore assoluto che si commette.
- Determinare il numero minimo di bit necessari a rappresentare n in un sistema di numerazione binaria in eccesso indicando anche il numerale che lo rappresenta in questa notazione.

Esercizio 2

MEMORIZZAZIONE IN MEMORIA

Utilizzando porte logiche e flip-flop, disegnare lo schema di un circuito sequenziale dotato di due registri R1 e R2 a 4 bit, due ingressi A e B a 4 bit, un segnale di controllo S e una sola uscita E. Quando $S=1$, il circuito memorizza A e B nei registri R1 e R2. In ogni istante, l'uscita è uguale a 1 se il contenuto dei due registri è identico e 0 altrimenti.

Esercizio 3

Si consideri un programma che confronta il contenuto di un vettore di interi A con una variabile X. Il vettore A è composto da 5 elementi di 4 byte memorizzati in locazioni contigue della memoria principale mentre X è memorizzato in un'altra zona della memoria principale. Il programma verifica se $A[i] > X$ per $0 \leq i \leq 4$. L'esecuzione del programma avviene su un microprocessore a 64 bit che dispone di una cache con tempo di accesso di 2 nsec e di una memoria con tempo di accesso di 15 nsec. Si assuma che i trasferimenti tra memoria e cache avvengano per blocchi di 16B e che il confronto di due elementi sia eseguito dal microprocessore in 1 nsec.

- Indicare il cache hit ratio e il tempo medio di accesso del programma alla variabile X;
- Indicare il cache hit ratio complessivo (percentuale globale di successo nell'accesso alla cache) e il tempo medio di accesso alla memoria del programma;
- Indicare il tempo complessivo necessario all'esecuzione del programma.

Esercizio 4

Con riferimento ai codici a rilevazione e correzione di errore, indicare se le seguenti affermazioni sono vere o false.

- Due codifiche di lunghezza m che hanno una distanza di Hamming pari a n hanno $m-n$ bit uguali. ✓
- L'inserimento di bit di controllo in un codice aumenta sempre la distanza di Hamming del codice. ✓
- Per poter correggere 7 errori di 1 bit in un codice occorre una distanza di Hamming pari a 15. $(15-1)/2 = 7$ ✓
- Un errore su 3 bit in un codice con distanza di Hamming pari a 10 può essere corretto. $(10-1)/2 = 4.5$ ✓
- Per poter correggere errori in un codice con 16 codifiche ho bisogno di un numero di bit maggiore di 4. PER POTER CORREGGERE PIU' DI UN ERRORE SERVE h min 4 $(16-1)/2$
- Il bit di controllo necessari per correggere un errore singolo varia al variare della lunghezza della codifica.
- In un codice con distanza di Hamming pari a 2 non è possibile correggere errori di 1 bit. $(2-1)/2 = 0.5$ ✓
- In un codice con bit di parità si possono correggere errori singoli se si conosce la loro posizione. ✓

PER POTER CORREGGERE PIU' DI UN ERRORE SERVE h min 4 $(16-1)/2$
OGNI CODIFICA VALIDA NE RICHIEDE IN TUTTO $m+1$

Esercizio 5

Si consideri un microprocessore con architettura RISC, 10 stati di pipeline e un clock di 2 Ghz e si supponga di lavorare in condizioni ideali. Indicare se le seguenti affermazioni sono vere o false.

- Si completano a regime due istruzioni ogni nanosecondo. ✓ → LATENZA = mT CLOCK = $\frac{1}{T} = \frac{1}{2 \cdot 10^{-9}} \cdot \frac{10^2}{10^3} = \frac{100}{20} \cdot 10^{-10} = 5 \cdot 10^{-10} = 0.5 \text{ nsec}$
- Il tempo di esecuzione di una istruzione è di 5 nsec. $0.5 \cdot 10 = 5 \text{ nsec}$ ✓
- Se si dimezza la frequenza di clock si raddoppia la latenza. ✓
- Se nella pipeline si aggiungono degli stadi l'ampiezza di banda rimane la stessa. ✓
- Un programma di 9 istruzioni richiede 9 nsec per essere eseguito. $5 \text{ nsec} + 0.5 \cdot 8 = 9 \text{ nsec}$
- Se si aggiunge un'altra pipeline identica in parallelo la latenza si dimezza. ✗
- Se si aggiunge un'altra pipeline identica in parallelo la banda raddoppia. ✓
- Il microprocessore può eseguire fino a 4 miliardi di istruzioni al secondo. ✗ $0.5 \cdot 10^3$

Esercizio 6

Si consideri un'unità disco RAID di 500GB (spazio utilizzabile di memoria fisica) con blocchi (strip) di 512 KB; Indicare se le seguenti affermazioni sono vere o false.

- In un RAID di livello 0 con 2 dischi, ogni disco è da 250GB. ✓
- In un RAID di livello 1 ho bisogno di una capacità di memoria totale di 1TB. ✗
- In un RAID di livello 1 con 4 dischi, ogni disco è da 250GB. ✓
- In un RAID di livello 4 con 5 dischi, ogni disco è da 100GB. ✗ 125
- In un RAID di livello 3 se si rompe un disco non è possibile recuperare i dati. ✗
- In un RAID di livello 5 con 6 dischi, ogni disco è da 100GB. ✓
- In un RAID di livello 4 ho bisogno di una capacità di memoria totale di 600GB. ?
- Se ho dischi da 100GB me ne servono 10 per realizzare un RAID di livello 1. ✓


Soluzioni

Esercizio 1

Notazione binaria in virgola mobile a 16 bit VM1 in cui (nell'ordine da sinistra a destra) si usa 1 bit per il segno (0=positivo), 6 bit per l'esponente (rappresentato in eccesso a 32 e nel quale le configurazioni fatte da tutti 0 e da tutti 1 sono riservate) e i rimanenti bit per la parte frazionaria della mantissa. Poniamo $X=3$.

- A. Determinare il più grande numero normalizzato e il più piccolo numero denormalizzato che è possibile rappresentare nella notazione VM1
 Normalizzati: $MAX = \pm 111110\ 11111111 = 2^{30} \times 1,999 \approx 2^{31}$
 Denormalizzati: $MIN = \pm 000000\ 00000001 = 2^{-31} \times 2^{-9} = 2^{-40}$
- B. Sia n il numero rappresentato in questa notazione dalla stringa esadecimale C7X7. Rappresentare nella notazione VM1 il numero $m = n \times 2^{-40}$ e indicare l'eventuale errore assoluto che si commette.
 $n = 1\ 100011\ 100110111 = -2^3 \times (1.100110111)$
 $m = -2^{-40} \times 2^3 \times (1.100110111) = -2^{-37} \times (1.100110111) =$
 $-2^{-31} \times 2^{-6} \times (1.100110111) = -2^{-31} \times (0.00000100110111)$
 $m: 1\ 000000\ 000001001$
 $E_A: 2^{-31} \times (0.00000000010111) = 2^{-41} + 2^{-43} + 2^{-44} + 2^{-45}$
- C. Rappresentare n nella notazione in virgola mobile VM2 a 16 bit in cui si usa 1 bit per il segno, 8 bit per l'esponente (rappresentato in eccesso a 128) ed i rimanenti bit per la parte frazionaria della mantissa (compresa tra 1 e 2) e determinare l'eventuale errore assoluto che si commette.
 $n = 1\ 10000011\ 1001101\ (11)$
 $E_A: 2^3 \times (0.000000011) = 2^3 \times (2^{-8} + 2^{-9}) = 2^{-5} + 2^{-6}$
- D. Determinare il numero minimo di bit necessari a rappresentare n in un sistema di numerazione binaria in eccesso indicando anche il numerale che lo rappresenta in questa notazione.
 Essendo un numero inferiore a 2^3 servono almeno 5 bit
 $n = -2^3 \times (1.100110111) = -(01100.110111)$
 CP2: 10100, ECC: 00100

Esercizio 2



Esercizio 3

- A. La variabile X viene acceduto 5 volte, la prima volta si trova in memoria principale, le altre in cache:
Cache hit ratio $= 4/5 = 0,8 \rightarrow 80\%$
Tempo medio di accesso a X $= 2 + (15 \times 1/5) = 5\text{ nsec}$
- B. Il programma effettua complessivamente 10 accessi. Per caricare l'array A sono necessari due accessi alla memoria ($16B > 10B$), per caricare X un solo accesso alla memoria. Gli altri 7 accessi sono a cache.
Cache hit ratio complessivo $= 7/10 = 0,7 \rightarrow 70\%$
Tempo medio di accesso memoria $= 2 + (15 \times 3/10) = 6,5\text{ nsec}$
- C. Per eseguire il programma sono necessari: 10 letture di cui 3 richiedono l'accesso a memoria principale e 10 a cache (la cache è comunque sempre acceduta). Inoltre, il calcolo richiede 5 confronti.
Tempo complessivo $= 3 \times 15\text{nsec} + 10 \times 2\text{nsec} + 5 \times 1\text{nsec} = 70\text{ nsec}$

Esercizio 4

Con riferimento ai codici a rilevazione e correzione di errore, indicare se le seguenti affermazioni sono vere o false.

- Due codifiche di lunghezza m che hanno una distanza di Hamming pari a n hanno $m-n$ bit uguali. VERO
- L'inserimento di bit di controllo in un codice aumenta sempre la distanza di Hamming del codice. VERO
- Per poter correggere 7 errori di 1 bit in un codice occorre una distanza di Hamming pari a 15. VERO
- Un errore su 3 bit in un codice con distanza di Hamming pari a 10 può essere corretto. VERO
- Per poter correggere errori in un codice con 16 codifiche ho bisogno di un numero di bit maggiore di 4. VERO
- Il bit di controllo necessari per correggere un errore singolo varia al variare della lunghezza della codifica. VERO
- In un codice con distanza di Hamming pari a 2 non è possibile correggere errori di 1 bit. VERO
- In un codice con bit di parità si possono correggere errori singoli se si conosce la loro posizione. VERO

Esercizio 5

Si consideri un microprocessore con architettura RISC, 10 stati di pipeline e un clock di 2 Ghz e si supponga di lavorare in condizioni ideali. Indicare se le seguenti affermazioni sono vere o false.

- Si completano a regime due istruzioni ogni nanosecondo. VERO
- Il tempo di esecuzione di una istruzione è di 5 nsec. VERO
- Se si dimezza la frequenza di clock si raddoppia la latenza. VERO
- Se nella pipeline si aggiungono degli stadi l'ampiezza di banda rimane la stessa. VERO
- Un programma di 9 istruzioni richiede 9 nsec per essere eseguito. VERO
- Se si aggiunge un'altra pipeline identica in parallelo la latenza si dimezza. FALSO
- Se si aggiunge un'altra pipeline identica in parallelo la banda raddoppia. VERO
- Il microprocessore può eseguire fino a 4 miliardi di istruzioni al secondo. FALSO

Esercizio 6

Si consideri un'unità disco RAID di 500GB (spazio utilizzabile di memoria fisica) e con blocchi (strip) di 512 KB; indicare le affermazioni esatte tra le seguenti.

- In un RAID di livello 0 con 2 dischi, ogni disco è da 250GB. VERO
- In un RAID di livello 1 ho bisogno di una capacità di memoria totale di 1TB. FALSO, SERVONO 1000 GB CHE È DIVERSO DA $1TB=2^{10}$ GB
- In un RAID di livello 1 con 4 dischi, ogni disco è da 250GB. VERO
- In un RAID di livello 4 con 5 dischi, ogni disco è da 100GB. FALSO
- In un RAID di livello 3 se si rompe un disco non è possibile recuperare i dati. FALSO
- In un RAID di livello 5 con 6 dischi, ogni disco è da 100GB. VERO
- In un RAID di livello 4 ho bisogno di una capacità di memoria totale di 600GB. NON CI SONO DATI SUFFICIENTI PER RISPONDERE
- Se ho dischi da 100GB me ne servono 10 per realizzare un RAID di livello 1. VERO

Esercizio 3

Si consideri un programma che confronta il contenuto di un vettore di interi A con una variabile X. Il vettore A è composto da 5 elementi di 4 byte memorizzati in locazioni contigue della memoria principale mentre X è memorizzato in un'altra zona della memoria principale. Il programma verifica se $A[i] > X$ per $0 \leq i \leq 4$. L'esecuzione del programma avviene su un microprocessore a 64 bit che dispone di una cache con tempo di accesso di 2 nsec e di una memoria con tempo di accesso di 15 nsec. Si assuma che i trasferimenti tra memoria e cache avvengano per blocchi di 16B e che il confronto di due elementi sia eseguito dal microprocessore in 1 nsec.

A) Indicare il cache hit ratio e il tempo medio di accesso del programma alla variabile X;

B) Indicare il cache hit ratio complessivo (percentuale globale di successo nell'accesso alla cache) e il tempo medio di accesso alla memoria del programma;

C) Indicare il tempo complessivo necessario all'esecuzione del programma.

A 5 ELEMENTI 4 BYTE (20 BYTE TOTALI) $\xrightarrow{16B}$ VER $A[i] > X$ $0 \leq i \leq 4$ CACHE 2 nsec MEMORIA 15 nsec

CONFRONTO 1 nsec

A.

$$CHA = \frac{4}{5} = 0,8 = 80\%$$

$$A = 2 \text{ nsec} + (1 - 0,8) 15 \text{ nsec} = 5 \text{ nsec}$$

B.

Il programma effettua complessivamente 10 accessi. Per caricare l'array A sono necessari due accessi alla memoria (16B+16B) per caricare X un solo accesso alla memoria. Gli altri 7 accessi sono a cache.

Cache hit ratio complessivo: $7/10 = 0,7 \rightarrow 70\% \rightarrow$ SOTTO TUA CHA. ANCHE (3/5) E CHA DENUNZIA. (0/5)

Tempo medio di accesso memoria: $2 \times (15 + 3/10) = 4,5 \text{ nsec}$

DAPO CHE HAI FATTO ACCESSO IN MEMORIA 3 VOLTE

$20 \text{ BYTE} \rightarrow 16 + 4$
 $\rightarrow$ COPIO NELLA CACHE (2/5)

CONFRONTAZIONI DA EFFETTUARE (2/5)

I TRE CASI RESTANTI PER FARLI BASTA ACCEDERE SOLO ALLA CACHE

X VIENE PRESA 1 VOLTA SOLA

$\rightarrow$ IL RESTO DELLE VOLTE VIENE PRESA DALLA CACHE

C.

Per eseguire il programma sono necessari: 10 letture di cui 3 richiedono l'accesso a memoria principale e 10 a cache (la cache è comunque sempre acceduta). Inoltre, il calcolo richiede 5 confronti.
Tempo complessivo: $3 \times 15 \text{ nsec} + 10 \times 2 \text{ nsec} + 5 \times 1 \text{ nsec} = 70 \text{ nsec}$

Domande

Esercizio 1

1. Rappresentare il numero -5 nel sistema di rappresentazione in eccesso a 16 su 5 bit.
2. Rappresentare il numero 13 nel sistema di rappresentazione in complemento a due su 6 bit.

Esercizio 2

Si consideri una notazione binaria in virgola mobile a 8 bit denominata VM, di cui (nell'ordine da sinistra a destra) si usa 1 bit per il segno (0=positivo, 1=negativo), 4 bit per l'esponente, che è rappresentato in eccesso a 8 e nel quale le configurazioni con tutti 1 e con tutti 0 riservate, e i rimanenti 3 bit per la parte decimale della mantissa, che è normalizzata tra 1 e 2.

1. Rappresentare il numero decimale -5 nella notazione VM.
2. Rappresentare il numero zero nella notazione VM.
3. Rappresentare nella notazione VM il numero che nel sistema in complemento a due è rappresentato dalla stringa esadecimale 1A.
4. Indicare l'eventuale errore assoluto che si commette al punto precedente.

Esercizio 3

Con riferimento ai codici a rilevazione e correzione di errore, rispondere alle domande che seguono.

1. Quanti sono i bit uguali in due codifiche lunghe 8 bit che hanno una distanza di Hamming pari a 3?
2. L'inserimento di bit di controllo in un codice aumenta sempre la distanza di Hamming del codice: vero o falso?
3. Che distanza di Hamming deve avere un codice per poter correggere fino a 5 errori di 1 bit?
4. Un errore su 1 bit in un codice con distanza di Hamming pari a 5 può essere corretto: vero o falso?
5. Indicare il numero di bit di controllo necessari per poter rilevare errori di 1 bit su dati di 16 bit.
6. Il bit di controllo necessari per correggere un errore singolo varia al variare della lunghezza della codifica: vero o falso?
7. Quanti errori è possibile rilevare in un codice con distanza di Hamming pari a 4?

Esercizio 4

Si consideri un programma che confronta il contenuto di una variabile X con tutti gli elementi di un vettore di interi A. Il vettore è composto da 5 elementi di 4 byte memorizzati in locazioni contigue della memoria principale mentre X è memorizzato in un'altra zona della memoria principale. L'esecuzione del programma avviene su un microprocessore che dispone di una cache con tempo di accesso di 2 nsec e di una memoria con tempo di accesso di 20 nsec. Si assuma che i trasferimenti tra memoria e cache avvengano per blocchi di 16B.

1. Indicare la percentuale di successo nell'accesso alla cache (cache hit ratio) per la variabile X
2. Indicare il tempo necessario per il primo accesso alla variabile X, espresso in nanosecondi.
3. Indicare il tempo medio di accesso alla variabile X, espresso in nanosecondi.
4. Assumendo che il confronto di due elementi sia eseguito dal microprocessore in 1 nsec, indicare il tempo complessivo necessario all'esecuzione del programma, espresso in nanosecondi.

Esercizio 5

Fornire lo schema di un circuito sequenziale che implementa un registro con controllo di parità. Tale circuito ha 2 ingressi (A1A2), un segnale di controllo (W) e 3 uscite (B1B2B3). Quando W=1 (comando di write) nel registro vengono memorizzati i dati in ingresso aggiungendo il bit di parità. In ogni momento è possibile leggere dalle uscite l'ultimo dato inserito (su B1B2) e il bit di parità (su B3).

Esercizio 6

Si consideri un microprocessore con architettura RISC, 12 stati di pipeline e un clock di 2 Ghz e si supponga di lavorare in condizioni ideali. Rispondere alle seguenti domande.

1. Quanti nanosecondi sono necessari per eseguire un'istruzione?
2. Quanti nanosecondi sono necessari per eseguire un programma di tre istruzioni?
3. Quanto misura in nanosecondi la latenza della pipeline nel caso in cui la frequenza viene raddoppiata.
4. Se la latenza della pipeline è di 3 nanosecondi a che frequenza lavora la pipeline in Ghz?
5. Quante istruzioni riesce ad eseguire a regime la pipeline in un secondo?
6. Se si aggiunge un'altra pipeline identica in parallelo la banda della pipeline raddoppia.

Domande

Esercizio 1

1. Rappresentare il numero -5 nel sistema di rappresentazione in eccesso a 16 su 5 bit.
2. Rappresentare il numero 13 nel sistema di rappresentazione in complemento a due su 6 bit.

-5 ECCESSO 16 5 BIT

$$-5 + 16 = +11$$

01011

13 CP2 6 BIT

001101

Esercizio 2

Si consideri una notazione binaria in virgola mobile a 8 bit denominata VM, di cui (nell'ordine da sinistra a destra) si usa 1 bit per il segno (0=positivo, 1=negativo), 4 bit per l'esponente, che è rappresentato in eccesso a 8 e nel quale le configurazioni con tutti 1 e con tutti 0 riservate, e i rimanenti 3 bit per la parte decimale della mantissa, che è normalizzata tra 1 e 2.

1. Rappresentare il numero decimale -5 nella notazione VM.
2. Rappresentare il numero zero nella notazione VM.
3. Rappresentare nella notazione VM il numero che nel sistema in complemento a due è rappresentato dalla stringa esadecimale 1A.
4. Indicare l'eventuale errore assoluto che si commette al punto precedente.

1 BIT SEGNO 4 BIT ESPONENTE (ECCESSO 8) 3 BIT MANTISSA (1 ≤ m < 2)

-5

0000 0101

0

$$-(2^0 + 2^1) = -2^1(1 + 2^{-2})$$

0 0000 000

$$e = 2 + 8 = 10$$

1 1010 010

1 A

0001 1010

$$(2^1 + 2^3 + 2^4) = 2^4(1 + 2^{-3} + 2^{-1})$$

$$e = 4 + 8 = 12$$

0 1100 101

$$e_a = 0$$

Esercizio 3

Con riferimento ai codici a rilevazione e correzione di errore, rispondere alle domande che seguono.

1. Quanti sono i bit uguali in due codifiche lunghe 8 bit che hanno una distanza di Hamming pari a 3? $m=8, h=3, 8-3=5$
2. L'inserimento di bit di controllo in un codice aumenta sempre la distanza di Hamming del codice: vero o falso? $\checkmark$
3. Che distanza di Hamming deve avere un codice per poter correggere fino a 5 errori di 1 bit? $4, h=2 \cdot 5 + 1$
4. Un errore su 1 bit in un codice con distanza di Hamming pari a 5 può essere corretto: vero o falso? $h=5, 1 \leq \frac{5}{2} \checkmark$
5. Indicare il numero di bit di controllo necessari per poter rilevare errori di 1 bit su dati di 16 bit. $\rightarrow \text{BIT DI PARITA'}$
6. Il bit di controllo necessari per correggere un errore singolo varia al variare della lunghezza della codifica: vero o falso? $\checkmark$
7. Quanti errori è possibile rilevare in un codice con distanza di Hamming pari a 4? $3, k \leq 4-1$

Esercizio 4

Si consideri un programma che confronta il contenuto di una variabile X con tutti gli elementi di un vettore di interi A. Il vettore è composto da 5 elementi di 4 byte memorizzati in locazioni contigue della memoria principale mentre X è memorizzato in un'altra zona della memoria principale. L'esecuzione del programma avviene su un microprocessore che dispone di una cache con tempo di accesso di 2 nsec e di una memoria con tempo di accesso di 20 nsec. Si assuma che i trasferimenti tra memoria e cache avvengano per blocchi di 16B.

1. Indicare la percentuale di successo nell'accesso alla cache (cache hit ratio) per la variabile X.
2. Indicare il tempo necessario per il primo accesso alla variabile X, espresso in nanosecondi.
3. Indicare il tempo medio di accesso alla variabile X, espresso in nanosecondi.
4. Assumendo che il confronto di due elementi sia eseguito dal microprocessore in 1 nsec, indicare il tempo complessivo necessario all'esecuzione del programma, espresso in nanosecondi.

A 5 ELEMENTI 4 BYTE T.A. CACHE 2 MSEC T.A. MEMORIA 20 MSEC MEM. $\leftrightarrow$ CACHE 16B

$$CHR = \frac{4}{5} = 80\%$$

$$1^o \text{ ACC.} = 20 + 2 = 22 \text{ MSEC}$$

$$T.M.A. = 2 + (1 - 0,8)20 = 6 \text{ MSEC}$$

$$4. 1 \cdot 5 \text{ MSEC} + 2 \cdot 20 \text{ MSEC} + 1 \cdot 20 \text{ MSEC} + 2 \cdot 5 \text{ MSEC} + 2 \cdot 5 \text{ MSEC} = 85 \text{ MSEC}$$

CON DUE VOLTE
TRASFERISCE TUTTO
L'ARRAY NELLA CACHE

LEGGI 5 VOLTE
X DALLA CACHE

Esercizio 6

Si consideri un microprocessore con architettura RISC, 12 stati di pipeline e un clock di 2 Ghz e si supponga di lavorare in condizioni ideali. Rispondere alle seguenti domande.

1. Quanti nanosecondi sono necessari per eseguire un'istruzione? $\text{LATENZA} = M \cdot T = 12 \cdot 0,5 \text{ nsec} = 6 \text{ MSEC}$
2. Quanti nanosecondi sono necessari per eseguire un programma di tre istruzioni? $6 \text{ nsec} + 0,5 + 0,5 = 7 \text{ nsec}$
3. Quanto misura in nanosecondi la latenza della pipeline nel caso in cui la frequenza viene raddoppiata. $12 \cdot 0,25 = 3$
4. Se la latenza della pipeline è di 3 nanosecondi a che frequenza lavora la pipeline in Ghz? 4
5. Quante istruzioni riesce ad eseguire a regime la pipeline in un secondo? $\frac{1}{0,5} \cdot 10^9 = 2.000.000.000$
6. Se si aggiunge un'altra pipeline identica in parallelo la banda della pipeline raddoppia. $\checkmark$

$$T = \frac{1}{2 \cdot 10^9} = \frac{1}{2} \cdot 10^{-9} = 0,5 \text{ nsec}$$

Soluzioni

Esercizio 1

1. +5 in notazione posizionale: 00101 $\rightarrow$ -5 in complemento a due: 11011 $\rightarrow$ -5 in eccesso a 16: 01011
2. 13 in notazione posizionale (e in CP2): 001101

Esercizio 2

1. $-5 = -(0101) = -2^2(1.01) \rightarrow$ Segno:1, esponente:1010 (2 in ecc. a 8), mantissa su 3 bit:010 $\rightarrow$ 11010010
2. 00000000
3. $1A = 00011010 = +2^4(1.101) \rightarrow$ Segno:0, esponente:1100 (4 in ecc. a 8), mantissa su 3 bit:101 $\rightarrow$ 01100101
4. 0


Esercizio 3

1. 5
2. VERO
3. 11
4. VERO
5. 1
6. VERO
7. 3

Esercizio 4

1. Cache hit ratio = $4/5 = 0,8$ ovvero 80%
2. Tempo di accesso alla cache + tempo di accesso alla RAM = 22nsec
3. Tempo medio di accesso a X = $2 + (20 \times 1/5) = 6$ nsec
4. Per eseguire il programma sono necessari: 10 letture di cui 3 richiedono l'accesso a memoria principale e 10 a cache (la cache è comunque sempre acceduta). Inoltre, il calcolo richiede 5 confronti. $\rightarrow$ Tempo complessivo = $3 \times 20\text{nsec} + 10 \times 2\text{nsec} + 5 \times 1\text{nsec} = 85\text{nsec}$

Esercizio 5



Esercizio 6

1. 6
2. 7
3. 3
4. 4
5. 2000000000
6. VERO

Esercizio 4

Si consideri un programma che confronta il contenuto di una variabile X con tutti gli elementi di un vettore di interi A. Il vettore è composto da 5 elementi di 4 byte memorizzati in locazioni contigue della memoria principale mentre X è memorizzato in un'altra zona della memoria principale. L'esecuzione del programma avviene su un microprocessore che dispone di una cache con tempo di accesso di 2 nsec e di una memoria con tempo di accesso di 20 nsec. Si assuma che i trasferimenti tra memoria e cache avvengano per blocchi di 16B.

1. Indicare la percentuale di successo nell'accesso alla cache (cache hit ratio) per la variabile X
2. Indicare il tempo necessario per il primo accesso alla variabile X, espresso in nanosecondi.
3. Indicare il tempo medio di accesso alla variabile X, espresso in nanosecondi.
4. Assumendo che il confronto di due elementi sia eseguito dal microprocessore in 1 nsec, indicare il tempo complessivo necessario all'esecuzione del programma, espresso in nanosecondi.

A.

$$X = \frac{4}{5} = 0,8 = 80\%$$

B.

$$20 + 2 = 22 \text{ nsec}$$

C.

$$X = 2 + (1 - 0,8)20 = 18 \text{ nsec}$$

PRIMO HOMEWORK

1.

-7 COMPLEMENTO A UNO 5 BIT

$$7: 00111 \xrightarrow{CP1} 11000$$

2.

-4 CP2 5 BIT

$$4: 00100 \xrightarrow{CP} 11011 \xrightarrow{+1} 11100$$

3.

-4 ECCESO A 16 5 BIT

$$-4 + 16 = 12 \quad 01100$$

4.

17 6 BIT

$$010001$$

5.

17 CP2 6 BIT

SE È POSITIVO VALE IL SISTEMA POSIZIONALE

6.

17 ECCESO 32 6 BIT

$$17 + 32 = 49$$

$$110001$$

7.

01110 CP2 5 BIT

È POSITIVO! SI INTERPRETA $2^4 + 2^3 + 2^2 = 14$

8.

01110 ECCESO A 16 5 BIT

$$2^4 + 2^3 + 2^2 = 14 - 16 = -2$$

9.

10010 CP1 5 BIT

$$01101 = -(2^3 + 2^2) = -13$$

10.

-117 CP2

$$-2^{m-1}, 2^{m-1} - 1 \quad \text{QUINDI } 2^8 \quad [-128, 127]$$

INFORMAZIONI PER LE DOMANDE SEGUENTI:

Informazione

Si consideri una notazione binaria in virgola mobile a 20 bit denominata ALFA, di cui (nell'ordine da sinistra a destra) si usa 1 bit per il segno (0=positivo, 1=negativo), 9 bit per l'esponente, che è rappresentato in eccesso a 256, ed i rimanenti 10 bit per la parte decimale della mantissa che è normalizzata tra 1 e 2.

11.

f	D	3	A	C
0111	1101	0011	1010	0110

LA RAPPRESENTAZIONE È IN ECCESO, LO DEVO Togliere, PER FARLO

PASSO A CP2 CAMBIANDO LO 0 PIU' A SINISTRA IN 1

$$1111 \quad 1101 \quad 0011 \quad 1010 \quad 0110 \rightarrow (0110 - 1 = 0101)$$

ORA SONO IN CP2 QUINDI ESSENDO NEGATIVO COMPLEMENTO

$$0000 \quad 0010 \quad 1100 \quad 0101 \quad 1010$$

ORA CONVERTO IL NUMERO RICORDANDOMI CHE È NEGATIVO

$$-(2^1 + 2^3 + 2^4 + 2^6 + 2^{10} + 2^{11} + 2^{13})$$

ORA RACCOLGO L'ESPOLENTE

$$-2^{13} (1 + 2^{-2} + 2^{-3} + 2^{-7} + 2^{-5} + 2^{-10} + 2^{-12})$$

ORA RICORDO CHE L'ESPOLENTE È RAPPRESENTATO IN ECCESO

$$13 + 256 = 269 \rightarrow 100001101$$

ORA HO TUTTI GLI ELEMENTI PER TROVARE IL NUMERO

$$1 \quad 100001101 \quad 0110001011$$

12.

GLI ADDENDI CHE SI PEGANO SONO QUELLI CHE CORRISPONDONO ALL'ERRORE ASSOLUTO

QUINDI NOI ABBIAMO PERSO SOLO 2^{12} CHE PERO' ERA MOLTIPLIERTO A 2^{13}

$$e_A = m - m' = 2^{13} \cdot 2^{12} = 2$$

13.

CP1

2 8

0000 0000 0000 0010 1011

IL NUMERO È POSITIVO NON SERVE COMPLEMENTARIO

$$(2^0 + 2^1 + 2^3 + 2^5) \rightarrow 2^5 (1 + 2^{-2} + 2^{-4} + 2^{-5})$$

TROVO L'ESPOLENTE

$$5 + 256 = 261 \rightarrow 100000101$$

TROVO IL NUMERO

0 100000101 0101100000

14.

NON SONO STATI TRASLACIATI ADDENDI

$$e_A = 0$$

15.

VIAGOLA MOBILE 24 BIT TUTTI I NUMERI DELLA NOT. ALFA E INTERVALLO PIÙ GRANDE POSS.

PER RAPPRESENTARE TUTTI I NUMERI DELLA NOT. ALFA BISOGNA ANCHE

ALMENO 8 BIT PER L'ESPOLENTE QUINDI PER RAPPRESENTARE L'INTERVALLO PIÙ GRANDE POSSIBILE

ALMENO 10 BIT PER LA MANTISSA BISOGNA METTERE TUTTI I BIT ALL' ESP=13

16.

0000 0000 0000 0000 0000 0011

CONVERTO

$$2^0 + 2^1 \rightarrow 2^1 (1 + 2^{-1})$$

TROVO IL NUMERO

→ 0 1000000000001 1000000000

CALCOLO L'ESP.

$$1 + 2^{12} = 1000000000001$$

17.

0 0000000000001 0000000001

$$2^{12} - 1 = 4095$$

$$1 \cdot 2^{1095}$$

$$\text{ESP. } [2^{12} - 1, 2^{12} - 2] = [-4095, 4094]$$

$$\text{QUINDI } 1.0 \cdot 2^{-4096}$$

18.

$$1.8 \cdot 2^{4096}$$

SECONDO HOMEWORK

1.

La distanza di Hamming di un codice è la minima distanza tra due codifiche valide dello stesso codice. Se un codice ha lunghezza n , allora una distanza di Hamming del codice pari ad n equivale a dire che le codifiche valide del codice hanno tutti i bit diversi (e quindi tale codice avrebbe solo due codifiche valide), mentre una distanza di Hamming del codice maggiore della sua stessa lunghezza non ha significato.

2.

2 ERRORI CODICE DI 32 BIT DISTANZA DI HAMMING PARI A 5

PER CORREGGERE

$$h = 2k + 1 \rightarrow k \leq (h-1)/2$$

$$k \leq (5-1)/2 \text{ SE FOSSE } k \leq (4-1)/2 \text{ NON ANDEREBBE BENE}$$

3.

DISTANZA DI HAMMING = 2

$$k \leq (h-1)/2 \text{ PER CORREGGERE 1 ERRORE } h=3$$

4.

00001 $h=3 \rightarrow$ PER CAPIRE LA DISTANZA CONFRONTO
 $h = k+1 = 3-1=2$ LE CODIFICHE UNA AD UNA E
VERIFICO QUANTI SONO I BIT
DIVERSI



5.

RALEVAZIONE ERRORI SINGOLI

CHECK BIT $h=1 \rightarrow$ QUESTO SEMPRE

6.

64 Bit

7.

Il programmatore può fare uso delle sole istruzioni macchina che, in un'architettura CISC, indirizzano una memoria già contenente tutte le microistruzioni eseguibili dall'hardware, le quali generano i segnali di controllo necessari alla loro esecuzione.

8.

Le istruzioni macchina, in un'architettura CISC, indirizzano una memoria già contenente tutte le microistruzioni eseguibili dall'hardware, le quali generano i segnali di controllo necessari alla loro esecuzione.

9.

Le istruzioni macchina, in un'architettura RISC, vengono trasformate direttamente nei segnali di controllo che permettono all'hardware di eseguirle.

10.

Le istruzioni macchina, in un'architettura RISC, vengono trasformate direttamente nei segnali di controllo grazie a un decodificatore hardware. In un'architettura CISC, invece, sono le microistruzioni ad essere trasformate in segnali di controllo, per cui una istruzione macchina può essere associata ad una sequenza (idealmente) arbitraria di microistruzioni senza cambiare l'hardware che permette di eseguirle.

11.

Le istruzioni macchina, in un'architettura CISC, indirizzano una memoria già contenente tutte le microistruzioni eseguibili dall'hardware, le quali generano i segnali di controllo necessari alla loro esecuzione.

12.

Ogni istruzione macchina che viene eseguita direttamente dall'hardware di un microprocessore con architettura RISC può essere suddivisa in una sequenza di microistruzioni e quindi implementata su un'architettura CISC.

13.

CI VOGLIAMO MOLTI CICLI DI CLOCK PER UNA SINGOLA ISTRUZIONE

DATI DOMANDE SEGUENTI

RISC 8 STADI DI PIPELINE CLOCK 2.5 GHz

14.

LATENZA: TEMPO PER ESEGUIRE UNA ISTRUZIONE

$$\text{LATENZA} = nT \rightarrow \frac{1}{T} = 2.5 \text{ GHz} \rightarrow T = \frac{1}{2.5 \cdot 10^9} = \frac{1}{2.5} \cdot \frac{10^9}{10^9} = \frac{100}{25} \cdot 10^{-10} = 4 \cdot 10^{-10} = 0.4 \text{ nsec}$$

$$= 0.4 \cdot 8 = 3.2$$

15.

LA CPU È DOTATA DI PIPELINE ANCHE OGNI ISTRUZIONE

VIENE ESEGUITA OGNI CICLO DI CLOCK

16.

$$\frac{1}{0.4 \cdot 10^{-9}} = \frac{1}{0.4 \cdot 10^{-9}} \cdot \frac{10^6}{10^6} = \frac{10000}{4} \cdot 10^6 = 2500 \text{ MIPS}$$

17.

VERO

18.

LA PRIMA ISTRUZIONE CI METTE 3.2 nsec + 0.4 + 0.4 + 0.4 + 0.4

19.

$$3 \cdot 0.4 = 1.2$$

$$3.2 + 1.2 = 4.4$$

20.

SEMPRE LA STESSA

DATI DOMANDE SEGUENTI

X 10 ISTRUZIONI

Y IN 8

MICROPROCESSORE 32 BIT

CACHE 2 nsec

MEMORIA 50 nsec

MEMORIA ↔ CACHE 128 B

21.

X CERCATA NELLA CACHE 10 VOLTE

Poiché però il blocco di memoria che contiene X non è stato ancora trasferito nella slot di cache associata al blocco, allora si genera un cache miss.

CACHE HIT RATIO:

$$\frac{3}{10} = 30\%$$

22.

$$\frac{4}{5} = 80\%$$

23.

$$A = 2 \text{ msec} + (1 - 0,9) 50 \text{ msec} = 7$$

24.

Dopo il primo accesso in cache, dove si genera un cache miss, il blocco di memoria che contiene la variabile X viene trasferito nella slot di cache che gli è associata. Per gli accessi successivi, quindi, il tempo necessario è solo quello di risposta della cache, ovvero 2 ns.

25.

$$\frac{1}{18} = 34\%$$

26.

$$50 + 2 = 52$$

Al primo accesso di una variabile del programma, assumendo che il blocco di memoria in cui è allocata non sia già stato trasferito nella slot di cache associata, si genera un cache miss e la CPU deve cercare, oltre che nella cache, anche nella RAM.

DATI DOMANDE SEGUENTI:

RAID 1TB STRIP 512KB

24.

RAID 0 2 DISCHI

SECONDO ME:
RAID 0 NON DUPLICA
QUINDI
1TB/2 = 512GB

SUDDIVISIONE IN BLOCCHI DA 512KB

$$\begin{aligned} \text{QUINDI } & \frac{1 \cdot 2^{40}}{2^9 \cdot 2^{10}} \rightarrow 512 \text{ KB} = 2^{24} \text{ BLOCCHI} \\ & \frac{2^{24}}{2} = 2^{23} \end{aligned}$$

$$512 \cdot 2^{40} \cdot 2^{20} = 512 \text{ GB}$$

28.

RAID 1 DUPLICAZIONE DISCHI 1TB.2

29.

RAID 1 8 DISCHI

$$2TB/8 = 1TB/4 = 256 \text{ GB}$$

30.

RAID 0 32 DISCHI

$$\begin{aligned} \text{NECESSARI } & 2^{24} \text{ BLOCCHI} \\ \frac{2^{24}}{2^1} \rightarrow 32 & = 65536 \text{ BLOCCHI} \end{aligned}$$

QUESTO PERCHÉ NOI ABBIAMO 1TB = $1 \cdot 2^{40}$ CHE DEVE ESSERE
SUDDIVISO IN BLOCCHI DA 512KB = $2^9 \cdot 2^{10}$

QUESTI BLOCCHI
VARRANNO POI SUDDIVISI
PER 32 DISCHI

$$\frac{2^{40}}{2^{19}} = 2^{21}$$

31.

RAID 4 5 DISCHI

$$2^{24} \text{ BLOCCHI}$$

RAID 4 PREVEDE LA DISTRIBUZIONE UNIFORME PER I DISCHI MA I

VIENE UTILIZZATO PER LA PARITÀ

$$\frac{2^{24}}{2^1} = 2^{23} \text{ BLOCCHI}$$

Pertanto, in una configurazione con 5 dischi, 4 saranno usati per memorizzare i TB di dati e 1 per memorizzare i blocchi di parità. Pertanto, la dimensione di ogni disco è pari a

$$\frac{1 \cdot 2^{40}}{2^1} = 256 \text{ GB}$$

$$\text{QUINDI } 1TB/4 = 256 \text{ GB}$$

32.

1 BLOCCO IN 5 ms LEGGERE 2MB IN RAID 5 40 DISCHI

→ LA DIMENSIONE DI CIASCUN BLOCCO È DI 512KB

↓
QUINDI IL FILE È MEMORIZZATO SU 4 BLOCCHI CONSECUTIVI

STESSO
DISCORSO

Domanda
Domanda
Domanda

- Una configurazione RAID 0 (striping) con 4 dischi prevede blocchi di dati e di parità distribuiti uniformemente su tutti i dischi.
- La dimensione di ciascun blocco (in byte) di parità è pari a 512 KB.
- Un file di 1 MB, in una tale configurazione, è memorizzato su 4 blocchi consecutivi.
- Ogni disco può essere letto/scrivono indipendentemente dagli altri.

Risposta

- Perché ogni blocco che contenga i file non necessariamente memorizzati i file stessi, allora possono essere letti contemporaneamente tutti i file.
- Perché il file memorizzato contemporaneamente memorizzato su due dei dischi che contiene anche i parità dei 4 blocchi precedenti, allora questo verrà letto nel 1 ms successivo.
- Perché, dato che una tale configurazione, nel RAID 5, il file stesso, contemporaneamente, il file stesso.

TERZO HOMEWORK

1.

A	B	NOT(A)	NOT(A) AND B	A OR (NOT(A) AND B)
0	0	1	0	0
0	1	1	1	1
1	0	0	0	1
1	1	0	0	1

A	B	A XOR B
0	0	0
0	1	1
1	0	1
1	1	0

FALSO

2.

A	B	A OR B	NOT(A OR B)	NOT(A)	NOT(A) OR (NOT(A OR B))
0	0	0	1	1	1
0	1	1	0	1	1
1	0	1	0	0	0
1	1	1	0	0	0

3.

A	B	C	NOT(B)	A AND NOT(B)	A AND C	(A AND NOT(B)) OR (A AND C)
0	0	0	1	0	0	0
0	0	1	1	0	0	0
0	1	0	0	0	0	0
0	1	1	0	0	0	0
1	0	0	1	1	0	1
1	0	1	1	1	1	1
1	1	0	0	0	0	0
1	1	1	0	0	1	1

A	B	C	NOT(C)	B OR NOT(C)	A AND (B OR NOT(C))
0	0	0	1	1	0
0	0	1	0	0	0
0	1	0	1	1	0
0	1	1	0	1	0
1	0	0	1	1	1
1	0	1	0	0	0
1	1	0	1	1	1
1	1	1	0	1	1

10.

(A AND (NOT(A AND B))) OR (B AND (NOT(A AND B)))

A	B	A AND B	NOT(A AND B)	4/4	4/4	4/4
0	0	0	1	0	0	0
0	1	0	1	0	1	1
1	0	0	1	1	0	1
1	1	1	0	0	0	0

$$A \cdot (\overline{A \cdot B}) + B \cdot (\overline{A \cdot B})$$

LEGGE DI DE MORGAN

$$\overline{A \cdot B} = \overline{A} + \overline{B}$$

$$= A(\overline{A} + \overline{B}) + B(\overline{A} + \overline{B})$$

$$= A\overline{A} + A\overline{B} + B\overline{A} + B\overline{B} = \overline{A}B + A\overline{B}$$

11.

$$\text{NOT}(\text{NOT}(A \text{ AND } B) + \text{NOT}(A \text{ AND } B))$$

A	B	A AND B	NOT	NOT	NOT
0	0	0	1	1	0
0	1	0	1	1	0
1	0	0	1	1	0
1	1	1	0	0	1

12.

ALU A 8 BIT

8 ALU A 1 BIT

BITAROO DI PROP. 0,1 m/s

$$6,6 \cdot 8 + 0,1 \cdot 8 = 53,6$$

1.

101


A	B	C
1	0	1

12.

NOT 0,6 mSEC

AND, OR 1 mSEC

XOR 1,2 mSEC



Esercizio 1

Si consideri la notazione binaria in virgola mobile a 16 bit VM1 in cui (nell'ordine da sinistra a destra) si usa 1 bit per il segno (0=positivo), 6 bit per l'esponente (rappresentato in eccesso a 32 e nel quale le configurazioni fatte da tutti 0 e da tutti 1 sono riservate) e i rimanenti bit per la parte frazionaria della mantissa. Quando l'esponente è diverso da 0, la mantissa è normalizzata tra 1 e 2. Quando invece vale 0, la mantissa è compresa tra 0 e 1 e si rappresentano numeri denormalizzati, con esponente fisso a -31. Sia n il numero rappresentato in questa notazione dalla stringa esadecimale C7X7 (dove X è la cifra meno significativa del vostro numero di matricola).

- Determinare il più grande numero normalizzato e il più piccolo numero denormalizzato che è possibile rappresentare nella notazione VM1.
- Rappresentare nella notazione VM1 il numero $m = n \times 2^{-40}$ e indicare l'eventuale errore assoluto che si commette.
- Rappresentare n nella notazione in virgola mobile VM2 a 16 bit in cui si usa 1 bit per il segno, 8 bit per l'esponente (rappresentato in eccesso a 128) ed i rimanenti bit per la parte frazionaria della mantissa (compresa tra 1 e 2) e determinare l'eventuale errore assoluto che si commette.
- Determinare il numero minimo di bit necessari a rappresentare n in un sistema di numerazione binaria in eccesso indicando anche il numerale che lo rappresenta in questa notazione.

Esercizio 2

1 BIT PER IL SEGNO 6 BIT PER L'ESPOLENTE (ECESSO 32) (9 BIT) MANTISSA 1 ≤ M < 2 QUANDO E ≠ 0
0 ≤ M < 1 (NUMERI DENORMALIZZATI) E = -31

③ PIÙ GRANDE NORMALIZZATO

$$0 \quad 111110 \quad 11111111 = 2^{30} \cdot 1,993$$

$$ESP \in [2^{6-1}, 2^{6-1}] \rightarrow 2^5 \cdot 2 = 32 \cdot 2 = 30$$

PIÙ PICCOLO DENORMALIZZATO

$$0 \quad 000000 \quad 00000001 = 2^{-31} \cdot 2^{-3} = 2^{-40}$$

⑤

$$m = M \cdot 2^{-40}$$

$$m = C7X7 \quad x=3$$

C	7	3	7
1100	0111	0011	0111

LO CONVERTO

$$1 \quad 100011 \quad 100110111$$

$$E = 2^0 \cdot 2^1 \cdot 2^5 \cdot 2^5 = 3$$

$$-2^3 (1,100110111) \cdot 2^{40} = -2^{37} (1,100110111) = -2^{31} \cdot 2^{-6} (1,100110111) = -2^{31} (0,00000100110111) = 1 \quad 000000 \quad 000001001$$

↳ TOLTO L'ESPOLENTE

LO FACCIO DIVENTARE UN NUMERO DENORMALIZZATO

SPOSTO UN 1 PERCHÉ NEI NUMERI DENORMALIZZATI LA MANTISSA È COMPLESSA TRA 0 E 1

2⁻³¹ RAPPRESENTAZIONE

↳ NUMERI CHE ENTRANO NELLA MANTISSA

☺ $m = C^f \times 2^f$ 16 BIT 1 SEGNO 8 ESPONENTE (ECC. 128) 7 BIT MANTISSA ($1 \leq m < 2$)

C f 3 7

1100 0111 0011 0111

LO CONVERTO

AGGIUNGIAMO TANTI 0
QUANTI SONO I BIT IN PIÙ PER L'ESPOLENTE (DOPO L'ECESSO)

1 10000011 1001101 (11)

☺_a = L'ESPOLENTE $2^1 + 2^2 + 2^7 - 2^7 = 3 \rightarrow 2^3 (2^{-8} + 2^{-3}) = 2^{-5} + 2^{-6}$

☺

DATO

③ - 11 eccesso 16 5811

$$-11 + 16 = 5 \quad 00101$$

③ +15 CP2

001111

③ 1 BIT SEGNO 5 BIT ESPONENTE (ECESSO 16) 4 BIT MANTISSA ($1,5m \times 2$)

$$\begin{array}{ccc} & 00 & 0000 & 1001 \\ (2^0 + 2^3) = 2^3 (1 + 2^{-3}) \end{array}$$

$$e = 3 + 16 = 19 \rightarrow 10011$$

0 10011 0010

③

00 0000 0001

$$-(2^0) = -2^0 (1) \quad e = 16$$

1 10000 0000

③

$$\begin{array}{ccc} & 2 & C \\ 00 & 0010 & 1100 \\ (2^2 + 2^3 + 2^5) = 2^5 (2^3 + 2^{-2} + 1) \quad e = 5 + 16 = 21 \\ 0 & 10101 & 0110 \end{array}$$

③ 0

③ RAID 1TB STRIP 512KB

$$1024/8 = 128 \text{ GB}$$

③

2TB

③

1TB

③

$$1TB / 4 = 256 \text{ GB}$$

③ A E B 5 ELEMENTI 4 BYTE $\longleftrightarrow$ CACHE 2mSEC 20mSEC

$$20 + 2 = 22 \text{ mSEC} \quad 2 + 2 = 4 \quad \text{CACHE HIT RATIO COMPRESSIVO ?}$$

③

$$5 \times 5 \text{ mSEC} + 4 \times 20 \text{ mSEC} + 4 \times 2 \text{ mSEC} = \text{TEMPO DI ACCESSO COMPRESSIVO ?}$$

③

	A	B	C	F
	0	0	0	0
	0	0	1	0
	0	1	0	0
	0	1	1	1
	1	0	0	0
	1	0	1	1
	1	1	0	0

$$\rightarrow (A \text{ AND NOT } (B) \text{ AND } C) \text{ OR } (\text{NOT } (A) \text{ AND } B \text{ AND } C)$$

$$A\bar{B}C + \bar{A}BC = C(A\bar{B} + \bar{A}B) = C \text{ AND } (A \text{ AND NOT } (B) \text{ OR NOT } (A) \text{ AND } B)$$

SEMPLIFICAZIONE?

3


$$(A \text{ AND } B) \text{ OR } ((B \text{ OR } C) \text{ AND } (C \text{ AND } B))$$

$$AB + (B+C) \cdot (CB)$$

$$AB + CB + CB = AB + CB$$

Question 18
Incorrect
Mark 0 out of 2
Flag question

Descrivere il seguente circuito digitale.



Select one:

- ☐ a. Un circuito sequenziale in grado di memorizzare due dati di 4bit di cui uno è il complemento a due dell'altro
- ☐ b. Un circuito combinatorio in testare se due dati di 4 bit sono uguali.
- ☐ c. Un circuito sequenziale in grado di memorizzare due dati di 4bit e di testarne l'uguaglianza.
- ☒ d. Un circuito sequenziale in grado di memorizzare un dato di 8bit e di farne il test di parità. ✗

The correct answer is: Un circuito sequenziale in grado di memorizzare due dati di 4bit e di testarne l'uguaglianza.

③ -11 ECCESSO 16 5 BIT

$$-11 + 16 = 5$$

00101

③

+15 CP2 6 BIT

001111

③

VM 10 BIT 1 BIT SEGNO 5 BIT ESPONENTE (ECC. 16) 4 BIT MANTISSA ($1 \leq m < 2$)

+3

00 0000 1001

$$(2^0 + 2^3) = 2^3 (1 + 2^{-3}) \quad e = 3 + 2^4 = 10011$$

0 10011 0010

③

-1

00 0000 0001

-(2^0)

1 10000 0000

③

2 e

00 0010 1100

$$(2^2 + 2^3 + 2^5) = 2^5 (2^{-3} + 2^{-2} + 1)$$

$$e = 5 + 16 = 21$$

0 10101 0110

③ 0

③ RAID 1TB STRIP 512KB

RAID 0 NO RAID.

$$1TB = 1024/8 = 128 GB$$

③ RAID 1 RADDOPPIA I DISCHI

$$1TB \cdot 2 = 2TB$$

③ RAID 1 2 DISCHI

1 DISCO 1TB

③ RAID 4 AGGIUNGE UN DISCO PER LA PARITA'

$$\text{QUINDI } 1TB/4 = 256 GB$$

③ DUE VETT. A E B 5 ELEMENTI 4 BYTE $\longleftrightarrow$ 16B

T.A. CPU 2 MSEC T.A. MEMORIA 20 MSEC

③ T.A. PRIMO EL. = $2 + 20 = 22$ MSEC

③ C1 VOGLIANO 2 TRASF. PER VETTORE QUINDI 4

③ ?

③ ?

③ (A AND NOT(B) AND C) OR (NOT(A) AND B AND C)

10

$(A \text{ AND } B) \text{ OR } ((B \text{ OR } C) \text{ AND } (C \text{ AND } B))$

A	B	C	OUT
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	0

1 QUANDO GLI 1 NON SONO DISTACI

$$P = \bar{A}\bar{B}\bar{C} + \bar{A}B\bar{C} + A\bar{B}C + AB\bar{C}$$

A	B	C	OUT
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	0

$$OUT = \bar{A}\bar{B}\bar{C} + \bar{A}B\bar{C} + A\bar{B}C + AB\bar{C}$$

A	B	C	OUT 1	OUT 2
0	0	0	1	1
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	0	0

$$OUT\ 1 = \bar{A}\bar{B}\bar{C} + \bar{A}\bar{B}C + \bar{A}B\bar{C} + A\bar{B}\bar{C}$$

$$OUT\ 2 = \bar{A}\bar{B}\bar{C} + \bar{A}B\bar{C} + A\bar{B}C + AB\bar{C}$$

③ -11 ECCESSO 16 5 BIT

$$-11 + 16 = 5$$

00101

③ 15 CP2 6 BIT

001111

- VM 10 BIT 1 BIT SEGNO

5 BIT ESPONENTE (ECCESSO 16)

4 BIT MANTISSA ($1 \leq m \leq 2$)

③ +3

00 0000 1001

$$(2^0 + 2^3) = 2^3(1 + 2^{-3}) \quad e = 3 + 16 = 19$$

0 10011 0010

③ -1

00 0000 0001

$$-(2^0) \quad e = 16$$

1 10000 0000

③ CP2

2 C

00 0010 1100

$$(2^2 + 2^3 + 2^5) \rightarrow 2^5(1 + 2^{-2} + 2^{-3})$$

$$e = 5 + 16 = 21$$

0 10101 0110

$$③ e_n = 0$$

- RAID 1TB BLOCCHI 512 KB

③ RAID 0 8 DISCHI

$$1TB/8 = 128 GB$$

③ RAID 1 4 DISCHI

$$1TB \cdot 2 = 2TB$$

③ RAID 1 2 DISCHI

$$1 \text{ DISCO } 1TB$$

③ RAID 4 5 DISCHI

$$1TB/4 = 256 GB$$

- DUE VETT. AEB 5 ELEMENTI: 4 BYTE T.A. CACHE 2 msec $\xleftrightarrow{16B}$ T.A. MEMORIA 20 msec

$$③ 20 + 2 \text{ msec} = 22 \text{ msec}$$

$$③ 2 + 2 = 4$$

$$③ 1 \cdot 5 \text{ msec} + 4 \cdot 20 \text{ msec} + 10 \cdot 2 \text{ msec} = 105 \text{ msec}$$

③ CARICA 16B FA UNA CHIAMATA ALLA CACHE LEGGE IL PRIMO ELEMENTO

DI NUOVO +1 M. +1 C.

MANCANO 3 ELEMENTI DA CONFRONTARE + 3 C.

$$K - \text{CHIAMATE ALLA MEN.} = 10 \cdot 4 / 10 = 60 \%$$

③

$$A\bar{B}C + \bar{A}B\bar{C}$$

↑ E FA IL CONFRONTO

SE FOSSE VRA. X
È 1 ALLA MEN E 5
ALLA CACHE

③ -5 ECC. 16 5 BIT

$$-5 + 16 = 11$$

1011

③ 13 CPU 6 BIT

001101

ECC. 8

↑

- VM 1 BIT SEGNO 4 BIT ESPONENTE 3 BIT MANTISSA (1 ≤ m ≤ 2)

③ -5

0000 0101

$$-(2^0 + 2^2) = -2^2(1 + 2^2)$$

$$e = 2 + 8 = 10$$

1 1010 010

③ 0

0 0000 000

③ 1 A

0001 1010

$$(2^1 + 2^3 + 2^4) = 2^4(1 + 2^1 + 2^3)$$

$$e = 4 + 8 = 12$$

0 1100 1010

③ 0

③ 5

③ VERO

③ 11

③ VERO

③ 1 SEMPRE 1!

③ VERO

③ 3

16 B
←→

- VETI. 5 EL. 4 BYTE T.A. c 2 msec T.A.M. 20 msec

$$\frac{4}{5} = 80\%$$

$$20 + 2 = 22 \text{ msec}$$

$$2 + (1 - h) 20 = 2 + 4 = 6 \text{ msec}$$

$$1.5 \text{ msec} + 3 \cdot 20 \text{ msec} + 2.5 \text{ msec} = 45 \text{ msec}$$

- 12 STADI 2 GHz

$$\text{LATENZA} = mT = 6 \text{ msec}$$

$$T = \frac{1}{2 \cdot 10^3} = 0.5 \text{ msec}$$

$$③ 6 + 0.5 + 0.5 = 4 \text{ msec}$$

$$③ T = 0.25 \text{ msec} \quad mT = 0.25 \cdot 12 = 3 \text{ msec}$$

③ 4

$$③ \frac{1}{0.5} = 2000 \text{ MIPS} = 2000000000 \quad ③ \text{ VERO}$$